Schulisches/TI-Studium-Mitschriften
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity

vault backup: 2025-11-13 09:50:41

Browse Source
This commit is contained in:
fzzinchemical
2025-11-13 09:50:41 +01:00
parent 9404583218
commit 0fd505a48d
3 changed files with 16 additions and 3 deletions
Download Patch File Download Diff File Expand all files Collapse all files

12
Semester 7/REDIG/Vorlesung 5.md Normal file
View File

@@ -0,0 +1,12 @@
- Bei VHDL werden die Bitbreiten durch den kompiler optimiert, eine Definierung der Bitbreiten ist nicht immer die beste idee
- ## Basen
- Dezimal: 10#\<value>
- Dual: 2#\<value>
- Oktal: 8#\<value>
**Montag: 15.12 eventuell keine Vorlesung**
# Behandlung von Zeit in der Simulation
- mit `after` pausieren und kann genaue Zeiten für aktionen/reaktionen einstellen
- Delta verzögerung problematsisch
- Nadelimpulse können Zustandswechsel verursachen, daher präferenzieren wir synchrone Schaltungen
-