Schulisches/TI-Studium-Mitschriften
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity

Update workspace configuration and add new lecture notes for INKOM and REDIG

Browse Source
This commit is contained in:
fzzinchemical
2026-01-30 07:40:07 +01:00
parent 994664dd24
commit 14500efff4
24 changed files with 193 additions and 44 deletions
Download Patch File Download Diff File Expand all files Collapse all files

28
Semester 7/Robocup/REDIG/Vorlesung 3.md Normal file
View File

@@ -0,0 +1,28 @@
# Wiederholung VHDL basics
Signal verbindung zwischen FF oder auch zwischen Komponenten bzw. Elemente ist Kontextabhängig. Die Doc kann hier möglicherweise helfen.
- Record als Bündel von Leitungen
- Process ist eine Modellierung von Schaltteilen und ihrem Verhalten
In Vivado gibts einen Blockdesign Diagramm, dass die Grundstruktur nach der Kompilierung darstellt.
# Gemeinsamkeiten Endlicher Automat mit VHDL
| Endlicher Automat | VHDL |
| --------------------------- | ------------------ |
| Ausgabeschaltnetz | spezieller Process |
| ZÜ-Schaltnetz | spezieller Process |
| Eingabe und Ausgabealphabet | Port Konstrukt |
| sprechende Namen | sprechende Namen |
| Abstraktion | Abstraktion |
# Unterschiede Endlicher Automat mit VHDL
| Endlicher Automat | VHDL |
| ----------------- | ----------------------------------------------- |
| manueller Entwurf | Code Muster, Werkzeuge, automatisierter Entwurf |
| Startzustand | (Constant) Code Muster |
| Zustand | Signal |
| Zustandmenge | Aufzählungstyp |
| | Schleifen |
| | Datentypen |