From 90dc632adaca2cb51596b0a3662fdb20c144d801 Mon Sep 17 00:00:00 2001 From: fzzinchemical Date: Tue, 8 Jul 2025 18:34:59 +0200 Subject: [PATCH] issue --- Semester 6/COMARCH/Zusammenfassung/COMARCH.7z | Bin 0 -> 15820 bytes .../COMARCH/Zusammenfassung/Vorlesung 1.md | 57 +------ .../COMARCH/Zusammenfassung/Vorlesung 2.md | 92 +++-------- .../COMARCH/Zusammenfassung/Vorlesung 3.md | 78 ++++------ .../COMARCH/Zusammenfassung/Vorlesung 3a.md | 85 +++------- .../Zusammenfassung/Vorlesung Kompakt.md | 147 +++++------------- 6 files changed, 106 insertions(+), 353 deletions(-) create mode 100644 Semester 6/COMARCH/Zusammenfassung/COMARCH.7z diff --git a/Semester 6/COMARCH/Zusammenfassung/COMARCH.7z b/Semester 6/COMARCH/Zusammenfassung/COMARCH.7z new file mode 100644 index 0000000000000000000000000000000000000000..c91c4c63516f4fe9f73d51a0d3c5f9d8cf22807c GIT binary patch literal 15820 zcmV;-Ju|{Ldc3bE8~_B#WDypLJpcdz0000Z000000001DbrAvJxxze+T>uf_ec+!* zSZr$uzbqMwd+n;4)Dty3zdVil5MTjH$) zGYU<)O!W=i9Xd9VjDPMtCp_r}jJRSxvbf@Zt+V@uueM3)Q039D0dib*^k04zKs79a zO@&ZAyW(hMtPwL#ZzzYXdRPgW@dxh(etqBMLmw$71A!0tT<-x+Rt~*?K5=T>fhiE! zUQ^v3=F(^q*`D>&yyPg|8&uQ*-c{!pTfsngyizXtp{~QKevM#)-lBH8(&|-gG30R= z>;T%(P$6b)>06STcYF1)u0>D5)Z0Q5zv!JVqj-ITD7r$ z1U-~8q3!efxJJX#;ucqilTIrmHya0p`HyR*{tD8`n}w?yAutV@Ry+lfyqP(!)XQ#W z6BV9jxz8G~K$iMLoN*tXKe`3tw8rWUt3Aw~+){RRl&IeM*^S0o#`)4W@|`d39cn+7 zlA}mFd(d#s7Px#k8mxg$Y!YjM3 znkz4#6Z#2i6|wwtl?b(2r$innF+284<8`v;c>GYlm{CQtlZoJnRf?dx?IR_9#-pcX z*_}^V8-RhiKVBshVkl#PZncHjmFCtWQ}_Z3%?{=TogfHw5vJ%;-7=c_c*FSbjz2A!XXH|I%hk1`HK6m1bFdwr}xB3;Hg>JOpECa3R<6{VlE8A+LoB>#rQ;OzAp`# zvkSukM}-Jg-~#hJq^7VxfyPS(M_bN!uH+$&P0Hq8rEA+ORzWv(Da8Lui!h>(L+y8u!Ex|t646H;PgolB9>ODIzqCfFSzV`e|idr5lw z7)z0wIIJXA%$q-(cK{z#ZP)}a(iG?Y95^w#Azykd3e-{y%mM(_xZ+_WjT><71a9_= zZQ`@dho|EaJERzswV%Og1#~IQ3YGlf#b_Ib_v`B!k$cd!ri(bb(rW!S_EUtLeJgEJ z`7LyabdCS=))ORJ2Ncg$r^Ezs6#yQbhi2!N`bMRo%Zs4W$sL5?QK6ZuQgFZ_;XQ0u zBl}fZtiruldmPPf>(;_fK^yI}@Jdc6T$+{|NhKA>C`|7xiGR}NyR^!!oThtdNVAc` z84XsTXanUYqhUcfr!#}a;h}BI-o=|NZTG8--hU)o@}+3v_6Qv`Z`1~HnLLdAhW_3DfAg=TDYfVF@aB=>ckmIXMU;M7?4_@rsu!Y-m>>kx@Gb$bR`Cz%t)qHO^^*nubID(kj_mu({5D8mA+8UHm|r zhu>3*-m-E>8o|?#y>Rp->Kv*6EQL-<4Bh1{fA-Nv^;WAJ3?P(Od*qkxU>lr?>|i%3 zylmba1pOu%{*99*T_-U-K({%xbB#7tIW0UKI1}b4?IAoDnC(yPoo&&FAaDp6BWiei z8wh5&`8gwTog+ho5CSC$^MPq^DH={+7oZ{NqE10t7xGGBux7Bd9t-z>Vum(z&GOOD9!S(-DWP-odP;f8Je2Ls$vNw?x3Rp)9Q_qbhP(QAQB3r3Wi zmFY;d!(|OHu16?dc2%y!J0heO`~zEqC9~>z_m+Ya;iRg2@_tk=Fa}H*l3H)2Me;lh zEwg`@95@FRaL?j|Y1n}cN{;U3TkVdW^H4G~6*&*TjS@56W+H!tiZr3~WyN~2odDa) zCrS#d*M#AQ)EweHMz!hR2CF$2VF`yHWE;s>Z)y$Qo>a$)=nsBfK;C!Ck5Lg2-TysWN zDTDC_Ol(exMysPX#`&T;2xX1`Sk_kVcF%#qC)!Q=w!YDCC&A#6bxDSFl$*0?wV(;f z_&QdBw<D80JA)%7e7kGQH+zQ%k@gYc3AGAx1=FMChci0d6;Kn*;SxtqI~^HNGf% zl?puZ632iiDo0KI#1>Wxk3>j(jSIdDEX?KL_ybWmUk8D%t51+$KX75h%np`s5XA?k z?(+GKygn!`5umtgqVX6B;s)a~vS)PfD5Xoi-elF~`hEg3$+swWu@Jv>C9)a(XzR2= zW!IyZ{%LbbWw*U_JK@{5*gn)H@57(@=lOwaW}`E%u>5tEf9`0vNL4f53hHr^ z6fnIjrq9cFgXzMj8_;XBVfX-Eu*D8VQ`fFE43F*d!wA&Tnl^q^mxkYk{ev-$$z|D! zT-4OPBAuZcH}M>)l$Ngs2JX3;u9+r|QoG+?0-x-5N;#G<|Nh`N{{?`#Iq4w+mU*;! zQJu%MD{?FvJ}g9j@l9ji_SOCtpho6L%t=Xz-A(3wk5P~1=F!Igu4l%YH0cSxktX7m z1v}&G5%Pp-ZN{|}As)ixET+;{LE*fQ#On$xe9M!>T2K*{?eQ$3q9D5spSWB%)Kfup34bSB_0L6zu~_!mtBTPR_s)Hvcu)Vf+i7)Hw|wYUP;^oQ9e#r{^$;1rU} zHN@4kK6uTdoPO7sm^0hT>U{CNP^kZ#R+=KH($yEDHyM?~B9eD>LKLc5(G?k$Wk+G- zLE=KmTotS&Wi(IYTnbBtzPjik?f;^6C<>oAT_Bq$qY0>~t&(Y~+nCSZh<0#pYGSIz zj(@4N(Aula+`9?NB}nLX5hF7VgYz2n#l&7tW{)GeWW@xx z)lml3#jM-bH(UCr;@;UuRA=)818YjO<@1M2s*PjWUd6*_9G?hm!Qd^NTu|?Bua-W& zTA(G+Z%Et9$G+L|EjOC3XZ|Vu>4B?~FF+x8#JF|0hcnKB+<}-#Oc^LJVu6=Y#yy$z zphz&}o+;->*twzB7-oJ1$mK2KSnK;)VPC1$qqH%(~S#6Em{|BY;QlJ|5q)cWlAi}Kqm>mr; zYOKRsPoNLfx!jh1KE2tvcmu+?U*u0h&_;lpIaH*_ERl2p?TB*GhXMT?ay18AJ$eZo z>2(MrI3cuE5?sBn)qD}Vpu6LiN`9WF9o4kBbC{}jVf8^1S~WJy%i@);;Z?7enAyA%7I8bSA%dG zj8b0Lv&*vk8zbXgS%S=seeMkGE#T>o#+pO(lW-T!wmT-!(dCMFN=9v+mS0=`qIVqR zZg7q*@ricp!QQf-W^6M-RC*EeMJnSeksw|lIrl4lw~<|e zXS$=qdTfD*6{HYI*gv7XLBX=aIWmLd87(dJCU4Td4~=(KdxTdLrnnL%Td}7)WqtuN zPSh)Tq<;7g-+L6=>KY%3ig8MKyLQV295i2&7}_>Gbt-3DX{&|{(+yJPS2|YLHG)U& zN*J)ll?xzBz!Rd>pTutauW~pBjt|QA#Uni}N$9O95cR)5;E{_%7a`lbFI4*7se5~t zzFH6$1I*N>*!t^|2H`;V2xK){mLCl`=yfUd2%((TWw;s@&TROZH^kXt2t~>HGw94W z>IZ8b;I79Vax1snH(t3C9do@HsfM(cqHf$m|1Fo8@pDolqwyKB(=*R%+m-{{;z8Dp z*ajj)PvIR*5`mNo!2NJ@44*j7kunmkLb`{`S%zO%ifvJt84owoiOkfVCO-g z;ltM-uPhKwDlI0gRk)LG&PJGJ4V0VwqI(8`)S*J``bOgzbxGpvMW^f&|4e4)rX)#J z@HgzbJ4(I`6TF^qQvp>a>iuAfQ1m9JjNfeRovvmNL5K3t!j5k58)SX95F|HpMMEhy zU*nM{`YT!uRXRolR>jnb_Xqg<<_l!+cjW57D_H14oLc3v`<%jKZ@h(5jE4>woY(I} z+JgY{iIS6msLhGrQB_o^+q{Yj{2Hj2T-wheKWF|oWZw<0l?QKgv@NV8b8eLvKo9CU zy0_Wvu3;u%H!mR^DIiEhO#Uk6;1ZmHm1)h@J4ntF9b}CEH*c(@{JM`%ixr_62F+j5 z$LdJw=oew-2T%wZbw6H$dqSnY2%Zc`(6)$tZ|AKXrGfkix1{BeO-nzq|Iu~cT zP2nZkUmS6$SW2zMJ*1LNx}qf8|GuO)C!d(eRFsmbj35$_rr;M&<9vB$Y}G;X8}!j5^;%{TL(Ye)Rbh>ecS>Ao^*O6U#(0oG2z0 z)DX&sLk>?goFhPWQ!dWs;eHjeFv`-S%e#k61S`2*NNL_5BR8L%o8VB&- zyT*)uK}`aa&ZsIl@o9lL9ylN9^5D|n&_17~wxi;codo~rz{#LMSGFx%Qh53zZ><6S)J}?ektwdR3fu?v z8e3cN$`oT+g0t*POan_u0Rl-^lUopW4mk0nhmF9-WHIc84H%5+ktOQsSWAul4z_DYbvCxKig_#-f%}uF)v7BSKh;R-Mo9C7M5U}Ks z*CqEtwK!@=dwUtiKNoS{HsTB^wMeagS|~Pp+3RqY+wfgQ->-9Fi>JWQv*Q*(607-F zc$1_K+cSMR1ZuKH zvKIlqx&YK5orZY;G3Wv;5wG7>g8ehBbO~?hpKRO;$MRU>0FGGRpACtHCR zYhb_lNNkTx?{c7y!ia-%x}m~?ij<{-MHyPZ1{$83|P0NGL@nG9rKfTi+JmBaqoS4+2pf`{)S#UMG9&~>FxJJo;vc6)*I zpmuB|psddsc*S6M$ihrHg!YbfcR=KYBAoQ%^X;~|R!XFyqI!>hU6T%IUOk!c&UAE~ zZ1|>nvlKNGEzG@H^3($DAL#sXO-snIr2-@awkJ+)l2UR*ctITr@YRDkC7dOJ8s#yYeELMlyb8&qR=5*S_0p;`8u#f%DBj`gny&8!Pze-&hl zjNX1H$~4RF>d_Fll#>WGEyc)rsLv>hG?eh~Tzejg#{ANDvwk6E#;K~s5M+86edwWb zb$YKo8+^;}Uz)?e&a&L-aY*ATC~@ShNFGWg-{{CHeJyZ@F5nD8x1zqav-ekYsf%&k z*O`Z;#-tg9-1aLon(g%zn&2d732W`MuX5%98m1C%9x+vuPi;j4GdtQSu>L1fFeO5> zu9yAIDpEvHmBQW%T>csS)P!k3n$gHa-M58ncd1*4SP;h1Sl&#TykCpQBC&c1 z5MxlAQSUn9wI+j`e*MeR=J^rkuP4cn?i9v;7WEA~S4Kl6d`tARyXH_UMefBFNX1Oq z1UL47qUW{D6olP4HK1h&g2>s&G!Z4ETFw#}OoAFp7!~w;vu)UW0|RCGexi1L8_H3> zhU+ac@6>{XF!S<@rLY%3In;p5qz_tcuY7#x8IYgV=Cj~^d5Crduw1{^uCe$gqL}V{ z7SjQ{m;x=?vt`KqT%EfGbpgFM+5FXGX5HGmbg5jX2>3HSS|_T{jgN8!-g@Sxq)qgX zB2t)LF4r{xX)R^%K?VTky8ez~QU{{!A=kgmwT?kZejE#e{JcF!w~}~&DSUaJ>tSkT z#4#HP4t=|bImU{#c=jI~X!D3D^k)gRtF2BMZ0<~lajW&W8dJ1(8DC{JoK#)j5_L&K zxlvJvt#+L!7W`DxSVS6Z+@v6g6!e2FnRscpJs`}@;chBPVy+WouosE)>NlmXo}+pQ zK?rdcYc?H0J9Vg_lg+kJ$TRA(^KUY_;CiO?z$x>R0W35e?zej+ zcQ$Nz^0S=W>^pHiOa8cDL3@ z^ZM9$1@bhgXc- z6t-Zg>tDeddjhixqLn+^zMmG(>89T9B?D#~`bLJubNDz0eJB3C%n~jhDNf%|%nf`z zXN!fa-9MLs5=P)J#grq+B&EJq!Q|Wa0I6zX+2HsABdo@Mwe^NS#Kd^@C(DrPs>5`uR+b8%3k$Q1-u#HqQwZYLnuH>lzyj ze;6_2`8*BU037fHAk}~$QDVfdW{gA%QP9}HySC-U>+%sK(a>uyR?78%A7n2l0?Np$1Z_rf5vdClM(>!JBZT9eNw-xZ2_Ks&+hGzgaN9llc?JSrUjRmQgy5mVx{2gYZ1Mh)BL+Q%f^C2L`< zU(k`t`mZwvnRg3h(8Ls9JFmbyq}K}q0mGM+i*8oBAQ2n*xIskbY^E7xO`++^62;}G zk(EP9E3oKEkoLCxq5DK&2H+6M3==vN`iRk@HS!iAHJGaL=i~{ajys5zS^Gt!RszEy z;)_k5)wk!vw8!q}zaU;)-?$)p6BSKCiViO_c~fmD4}5Z)p*$ul8U9GFM1X#7RIx!2phyhKJc7fE9os9DqjRD_L|xI8Cs14srY`Mhz^xcat8K zN$AC3AqWU~8KV49NJ`=mPgdHfZ#(m(sM9Kytrgl*MF9 zXE8>zDE}=KIi#7ROs=*JFpPbU&3p{B-Gz{e%}$(j*6x=E>JB7J!Bnb);m9bgB07e+ zkl^~SBoiaJI>14L9JQDpA+pOq^XIUFxfM>&DAw*g(CE6>P7`z>w?haYYjG|o!W7`# zJDp{g)s6z`_rAyr?JZ6wzVHEmiwc^mVH*e-$+CP4U+uu|m z{a6eC=LkKoNcnu8x!nOdk|I@Gg_{cFCyk?bxXG%(`bvZi8i5mY(ia;-KY(U(|S*8(1T^=v!I7bWVqWjQi}7o+W3WR7$}(B>KIN zDxLW7P`$;#uY>KT={ErldZH|Oto#fZGAPClV|B@|vDB`=*Qzf=NpS~yWFh^UIQuWU z2{8$XF4m{ngDnRv4TU}qj27U6@%d5JR2z3V;K{M#MbAhgT)0~FMz%oH49N|*(CoP) z*3Y6jb>6oDdTKZ)Gf!qNbd=IYP}kjJm$A7h_`d&$jaHQZ9xM(i+CH6`x7`mF+k~e$ zt0R!Jl5AaU6?*22?QWOKL90Zez^r7ZRG|nebZX-gDWA+l5d))iQ0R5Qs-A;EdUSn9 zWqvlXbSuGFH%j{=iY)(332s>5OM&@)i)!sGBrG3Zh$`U@pInKK*x(B!vq(3xx-tj5 z`RvA%r5W?vJajrEqAeG!E?T;RX$I)es@X&CNO`zkAtln*m5X7QLlKxV6c@%w?vh`(VBgYDPcfQf-UIY9E= z?`#Q6n*f>s@xUEL7%l|YoZEpo|8J^Xbpc7;iknfK+1F}?(@C3N$&^4Gu~X;S^z84v z|CdM8o2^*ewi9Gjveuo+qlz6*IYWNom>WHfZ&Kz{-4ccTGjr>x0MrTISXvl~FQqBK z$Kh%U;yfyqs6Z>ghy`DMP8`|3jNo)8p>N{bnI$zd{v2yi0hu;k$%ZtG;6B3GNocaf zW2nPt1|)7hUaI?p{(4nnr8VZ*iEv1OFBz@8f?DO2n&|W7Yk8m$vYr(QNT7N(2m7%A z;0B&{4VF+|suY;0jlgkH-R#Za4{qkd$M|^BdhZ*LVb7NfiBEq7Ha)FyzG`^pyag|A zLwqfVN30)|`EJB8%(d4PYnK@5zsY@iB!{C*;5onYf>mHfrvR#Tg3=1^?*r+iN1!LUlzE@wPwa;qGahyomZz*%g0qnBeWS^`GKD zzHIv8(?L+hSwE2h1&WNh81pCdSiktx_DH7Tz@&PlitA%oT7JG*8+SA#7p^+rj`LE4 z<@A4PESbFOMgGPyeKvd;O+?L*ZN6jJGg&M|8hHxn1U<*c*~mODHNua)qiR0{o>lyyZWGs4k{L89QwfFPUu zJg$U`c@@KW*$C$dliv+|rgnzcqV3D4;am%VbXHHpmiPPDQWJ46VvT6zbu%mW#!1uuW$j&a_W^k^R^MGe7;P<)bxd4*3 zU|S62YoNd{Bue4+RYBMXvMg4cUlJQX#Y=0keHI+-pC6Xu4VV4UfJANEI)I(Ec(&V! zkkNX+BZYg!f~R0D8nr(l{vi|*He&KstDfNq?quprJHV@f;LxI0q$;)@I%U?l>sUrQ z-kn4)@p;w8Xr!@=PLO#0N~DfD`5XaHaz=C%0h>xIY2-bJ232PgxRIo~O=cPf% z0w(og#k20+_o(QsKgu?+Gme%VK%ZwtFYrD|-7xljf^p!BOPb1F7#u!s82~hoX?@KJ z=?>}l6Tn19L_HHD!*O?IC`s%8YmTSkn3`TywRxB^LYnB#cHO}WW@KL-I!X{7?Fb!hux1}2A63W%|ea&1nNIGTOoUjRhV=1QdJ<`$SU*8uZAN zLU9@0j7Ex}#W&wcl9*!=(ZqDd;Cde0Znv`UgrAL02|fm=@fq~sQ9*C<-l$t}sG|_Y zPzT>^1WAN=1P+1@!laSxW)8@4QQjqNlgNBUgf;mddf_zYJQo zLU)%0Gv9~z)zSfkY-GE;O7JHtF2)}65nV&0?l4v|mNK5&(b0ETt$%;g2{^$$jWB8QY4lqmf&lC_cfqdR3An{KuH=?cC!5CV#Kl}t6g z$Mky<26qIkt`YN1o78Qfuq&>l%`!PBQ3|PM?P%&WvRQ|S=ajztRl=93_Q zLnM3rmofybyV!wNR!=Z4g0yjOv18InEWIs*g&unw7jPZ}(s{w>=M-dDYyV z9FOs$ht>7gTWc}hA)6o&Y=W`1EMw@8WwoI~<}lNZj0~S4y=#Db=uxyCXp74Ncn<>X zCEf|9f**Ho0jN@chy9Vo>?&q{VfNd|X$YowDBWi#qR8=ICVvurh$RJV6h`4V+}gjw z7U&b-T}}|Q0!CBhOB*F^d$o_^=4j2GR=m;2#32gjRG~%%S@%^F7kLiP@Vn#~^JDqF zARLAwYG0l<1Ai7`2CenNVm*m5jZfgsLhy(I1Z&-rq~C(Ok3(MY(>Or0%Msye`U;-P z>xn-z7S3;sFb%M^^G;l=L;9&+6;A9gj{O-1xtT%Jm!&rJeB#7`0or|&sTy*0X3SyW z>pXyUnW{sTLSuI(j0%7LV>^?iVdaolT^Kl4|^ZY7) zrU&+I87NkRWu{i>huYF3rP3>8i*$R1np6}Mz?A?G2`SvV7orAWMt)%VKe?o$LEkF` zPT1%G-dFOq`1?pB#VXubPe*j`nwP3C@F&2kj}o=lIQns9l+C1C!R3SbyaNv zJQQ`g+f~4PdlXfT&6BOEb84*-q?^EV*FBD*fvaNF(bH4Z{azYDU~( zoCFpJar!bH)g;?3bd7`!MlYn||Cv(5px}4G=v-^?Q&pNJA~;=x3)ErXIH{@3{NxRt zC(pF0W@R;|USJ<4fkUGU17k`6$Iifp_Jb_l+-xSvcxcGQ(@x}wIJtcSSjg%abl;$t z1lpy4L>rRJ0Tr^?8rMc+l4{K`u5)u$lhE(I`x_k-Ia8!dLqRPk9q4t#z!#Sp_r(G) zQPmVOU?#LSrU^WYcU+9Cf9qptF^~$uKiTNR16v>N0=!7gpXpgfn->`2o9lSstc!Av zZallZTg41>u)&Z~Yc1&ym{y`UvB%a2_)L8ccCy?E9}b)g{_gjox}KV<2arCjslgI19OY=K$M5I-0Z#5) z<}6-_1k#)=_tY#9Sb(K4DKT)J;fWj^BK_U6>g>7y8)HE$1}yRDpNQO> zj0r3ksH9>sj>r@EpTnp1>k}F0!Ynrd1qI^VWbDrfB|Y`@=f3@h$Mz)4F8V7BH2F23 z&Q&F~!f4dG@T6UR`V5A_*3rqLDA|vB6iNHr@(Z_4w<`&qKAtckD*E*{O2bjhF#TML zK0Ohv=BM>W(&=p;C`MUhTcdu&S!h)xKaeIIKz|`V7-GJ6pyhPEL@SuB)(+yd`@J(C zM|MdzmoJ8IGAi;~)yH-KI6NVnrSE3)ai(jEbpc9n8-4jOPwC+rJr`C!=vRSsMYs}y z>bMdSl2$;#lHp4)!CI`ty_N^~TtA_H40H49x8b_RAPmD9%Zf5?fYs$Zb9AM0K3Z_m zd+c5z3?8(5iqp(COX0~gt|VzHx0ucujh?~>pgeYdoCVIiHZ@Z&tUl zdAiQ|^>{w_t)bRAW}WHt$9nNX=1wa#FEHH~g7p4@6l$v@Ldk@6T!$Ao_W`RGj4K1H zJJ*aiKM_b^#@eIBwt4`&Lhjk|E7zsHrFd9G)=4Y|186I(cU)f4vg z3A{bk67dQvXG4s4sbkz;kf9caZz9-%<(~vPgM@0tx%XLAAsR{b*SYtn89K(TI-BJ# z`f!YAoT-PV?O!pWR%J(h=;G!{1cKO}?V~^DDYx;K9bE+p#5gZ`@q}Y*^foEa&^RCi zN3`vwpA_8n9-O{i{svxvd}Z|?RyH?I3CT^t#c0sz&5`lPVMMWGu$d`eqV>M_5AX7@gL_br?Ned5=Yg4_vP@6)M7{wSrOyUVI#GWSMwO9%mM3VzgXKMARy z{1cG>-Pq{6mMID~w9uEdN?X2NiMpNsV8Ua)Ou*w$b-kNzK||27YIOQ9geMmnxR$yl z7VTbI-Rvq&6ui149kBbq(m8cqrdD+kM-7hZrSVy5y4zBNWb18a^o(qGN`S!sfzs#g z#uiuaBr+PAzS}}i7MTsgBrxvh34EaIE&YZQzpqC4j@cz~r(s{6#F`+u`(x>LBtJgY zrv?Xr`wtIV+q-KJ%@TAqqCmw7r8+D#)s%jy_xbRG`D1Q#5YEFf5M-hPGg^Yp^5}5$ zW*kUm0jh}IF2z1ip$zVhs*y7{krjO zu?K4Y*t6Ur-6@V9Hr+2tpw4Ul`K)I{?gi%Xl`G>Wisb9|u)<4pqcxtq*b%#!mNj8` zVX1)jJ|^iBi9=#8)#zB0bE;9ffBzicCLs^K$zHgwLoGH97>nExzU+KhpJf?^%y*Ge z?t_TwawTEu0Xy2$YHu^HfO(P!1w5v$Zs{)i?T3L+SHxFmAh@1oBYt(Oh&+Kiee5am zMZoO1)=iEKB@NBTvZAvGK^S@UIVzaJ{k7Px!pJ&qx@TY2>o7t+4PFyw zf_5*)Kom}AYTI4TIeZ@qfP>w<|E80djHVSy z!tLC8G+&N`Dj*Ar>XLjv zMajpDPHHg2Zfz8TIoYoS{yX<`{QdYq_Oj-MJ(eL-SJ4d}k&|wNiFd#kS zMS2f|F40l;K4zvPyB9+d9;;Suoj+kBC3}x02dp9o`aW9I7sc#4%s_{sn=vuk8^})^Fh)>rH?C!z&)GEouDOvV{ z!19{)kCFwH?Vg!&5|k10Ueia;<2Lm0a#lL7=uq&$l&*)NTXxDMqnPFU=am1PKC8%M zO+WeX=-juza*tc{MFNTq`N0l$Z#;iyA#%BlrFVoj%(F}+`c-6YBIDSS6YPp=z-$|4 zM3hXmMuP_G42n7ZUnQ`13cKldnVF@a5|mKl73cpHv_*l|Puj?wKNcer4pgF3hHseZ z?GyGdx|v?QNxc08x=sy`gCb;@=Nr4+i9)b}*=B#$8`4+yuUdRRKdK)0lJL?PYV?_R zUb>PV;mM>1Pl$xbHjK`qxmb^S%Ywj?ZT{c?xy0P5aQPdmfhx=r$T(+fVU3mCE}+WtNY!9mTfe6b1XyS3uq*d(Y|ciiU*>3Fo;dvLxGoB z3V50-6|`Onyhkpar#B`{mC4=ZRpp?7L{*~rDrw^+E2LjaKGPbmRz|iP2c3>Zj9;Ws zYq74a_(Tw?FZ%pAXq*Nu1z43&RM^{)EOYK)4)7MOgf_$bpf0p==)4RAV;6}4WG_-J za2ca~1Q$8vG+qBg8|1{bgE`?_(u`xwYX^$(Sp9BiIwQbX0m_!IJw{Vm@uSJCrFQ^( z-tfss5YPq^gBtSlClmo(nZl*{W=zk#pMUl?R&%vVNMnY?RfO1X0G9pN;`xj-Q-Bul z&Juxk1t`+Y-h#sis?bFmTJ&W_f$t#ya;yProVLapR_GJnuj^~eBDfQO*p_SuSGOXY z`}Q=cg~L|rfZlIp1WU@>$>GT{+gR!>=`%myCC)JD{hrLfRlpmWrp$?6nx&pL>mJrT zl!mCsoN`&&tBC{q7?u#2w8^gnj283El8&YaP;*%QI_ld06Cx&uK8thMCXEL^F6=Hh z@xIr2A?!k-AD`1YZxKYq^k4n(O4u=<=;V3j02x3ujB-gk}lOgkuUB92$$`msK~ z?6AQ{U-y3DwduLfT*PQ(HP%0 zAsR(s3!h}aVs*3QS{!;y-)_UBkD!T(M{Xm6GM=k~CV4`h*x&5_n)0p7pAGD6Cpf8N z_DS={kASj82|jh$zN3U=+_o`lO}H;6hnMT2ZC4ZGAAE+@-^TM{LTc6P@4?q4)`+c9 zsZ{|*EQ*rXioxXshCx;)T9K-0`y1BR@;RR=CpW)hpfS*w)-veDcS}OK)yNWOv4Sd- znVS*(_wpvJ#H#Bg1sKa|ESC|Ir;aAVg#m-ZMvKEpl3&dhzis zzT|}&Z`j2IN*L(8t5#-}k*w|7gPWnvZ&n7P%50x zCUm8VBNk?hMphJp2Sw(FN?MX(uC1tKeDfj=36O^kxkKM;syIom!0t*_xAA*A*n*H2 z>qGMTNRS+UO%{!GvjT zpiQeE3cCXixYCvYCY4|3Z;A07t&imk)@9QED%BSr;v!X20B6*zPzcXwTj6ZVRPG;x ze*@4AuIm9mkcx2Cijue{+DJW3pwUJ*w$iIsg4R1qS=&#s%<%BLw&;OTXC=r!p|9GE$mEiQOULjJoN3R4;W~vcM18#07DG z*wTLJ0{V}bl%%xpj1*!Zf@rQxqchrRh9OH!7Zo0dy?LKHET0}P#ssrxEs+yx>D$(O z%*T})L{Ru!AfEe?qaC|;uvVAsK45hJ00AQd W0RaVF01yBG41(?o0q+q8HUI#R+`$C^ literal 0 HcmV?d00001 diff --git a/Semester 6/COMARCH/Zusammenfassung/Vorlesung 1.md b/Semester 6/COMARCH/Zusammenfassung/Vorlesung 1.md index dc1fa20..8a5c061 100644 --- a/Semester 6/COMARCH/Zusammenfassung/Vorlesung 1.md +++ b/Semester 6/COMARCH/Zusammenfassung/Vorlesung 1.md @@ -3,43 +3,29 @@ ### đŸ›ïž Was ist Computerarchitektur? - **Definition:** Untersuchung, wie alle Teile eines Computersystems entworfen werden mĂŒssen, um eine optimale Programmierung zu ermöglichen. - - **EnthĂ€lt:** Datentypen, Operationen, Merkmale, Komponenten auf unterschiedlichen Ebenen. - - **Begriffspaare:** - - **Computerarchitektur** = was der Programmierer „sieht“ (Befehlssatz, Speicher, IO) - - **Computerorganisation** = wie es technisch umgesetzt ist (Mikroarchitektur, Logikgatter) - --- ### 🔄 Wichtige Kundenfragen - Ist der neue Rechner **kompatibel**? - - Betriebssystem, Programme, Peripherie => **AbwĂ€rtskompatibilitĂ€t** - - Unterschiedliche BedĂŒrfnisse von Mensch & Maschine → **Abstraktion nötig** - --- ### đŸȘœ Ebenen der Abstraktion (Virtuelle Maschinen) 1. **Ebene 0 – Digitale Logik:** Gatter, Flipflops - 2. **Ebene 1 – Mikroarchitektur:** ALU, Register, Datenpfade - 3. **Ebene 2 – ISA (Instruction Set Architecture):** Maschinensprache - 4. **Ebene 3 – Betriebssystemebene:** Multiprogramming, IO-Abstraktion - 5. **Ebene 4 – Assemblersprache:** maschinennahe Programmierung - 6. **Ebene 5 – Höhere Programmiersprachen:** unabhĂ€ngige Algorithmen - --- @@ -48,97 +34,66 @@ #### Nullte Generation (vor 1945) - Mechanische Rechenmaschinen (Pascal, Leibniz, Babbage) - - Zuse Z3 (1941) – erster programmgesteuerter Computer - #### Erste Generation (1945–1955) - Relais, Vakuumröhren - - **ENIAC**, **COLOSSUS**, **IAS-Maschine** - - EinfĂŒhrung der Mikroprogrammierung (Wilkes, 1951) - - Von-Neumann-Architektur: - - - Gemeinsamer Speicher fĂŒr Daten & Programme - - - Vorteil: Programme können sich selbst Ă€ndern - + - Gemeinsamer Speicher fĂŒr Daten & Programme + - Vorteil: Programme können sich selbst Ă€ndern - Harvard-Architektur: - - - Trennung von Daten- & Programmspeicher - - - Vorteil: schneller & sicherer - + - Trennung von Daten- & Programmspeicher + - Vorteil: schneller & sicherer #### Zweite Generation (1955–1965) - **Transistoren** ersetzen Röhren - - Minicomputer (DEC PDP) - #### Dritte Generation (1965–1980) - **Integrierte Schaltungen** - - IBM System/360 → AbwĂ€rtskompatibilitĂ€t - #### Vierte Generation (ab 1980) - **VLSI (Very Large Scale Integration)** - - Personal Computer (IBM PC, Commodore, Apple) - - RISC vs. CISC Architekturen - #### FĂŒnfte Generation (heute) - Cloud Computing, Mobile GerĂ€te, Embedded Systems - --- ### 🚀 Meilensteine - **Intel 4004 (1971):** erster Mikroprozessor (4-bit) - - **Intel 8080, 8086:** VorlĂ€ufer moderner x86-Architektur - - **Cray-1 (1977):** erster Vektorrechner/Supercomputer - - **PDP-11 (1970):** Unix & Programmiersprache C entstanden darauf - --- ### 📚 Literatur (Hauptquelle fĂŒr Klausurvorbereitung) - Patterson & Hennessy: - - - _Rechnerorganisation und Rechnerentwurf_ - - - _Computer Organization and Design_ (RISC-V Edition) - + - _Rechnerorganisation und Rechnerentwurf_ + - _Computer Organization and Design_ (RISC-V Edition) --- ### 📝 Organisatorisches - **Vorlesung:** Do 13:30–15:00 - - **Übung:** Do 15:15–16:00 - - **Labor:** Do 16:15–19:15 (alle 2 Wochen) - - **PrĂŒfung:** E-Klausur 90 min (mind. 50% zum Bestehen) - - **Voraussetzungen:** DIGIT & BESYST bestanden - --- diff --git a/Semester 6/COMARCH/Zusammenfassung/Vorlesung 2.md b/Semester 6/COMARCH/Zusammenfassung/Vorlesung 2.md index 85b7e48..5027fad 100644 --- a/Semester 6/COMARCH/Zusammenfassung/Vorlesung 2.md +++ b/Semester 6/COMARCH/Zusammenfassung/Vorlesung 2.md @@ -3,89 +3,57 @@ ### 🔄 Wiederholung Computergenerationen - **0. Generation (bis 1945):** Mechanische Rechenmaschinen (Pascal, Leibniz, Babbage, Zuse) - - **1. Generation (1945–1955):** Relais & Vakuumröhren – ENIAC, COLOSSUS, MANIAC - - **2. Generation (1955–1965):** Transistoren – Minicomputer (PDP), Supercomputer (CDC 6600) - - **3. Generation (1965–1980):** Integrierte Schaltungen – IBM System/360, PDP-11 - - **4. Generation (ab 1980):** VLSI – PCs, x86-Architektur - - **5. Generation (heute):** Smartphones, Cloud, Embedded Systems - --- ### 🚀 Moore’s Law (Moor’sches Gesetz) - **Kerngedanke:** Verdopplung der Anzahl Transistoren pro IC alle 12–24 Monate. - - Auswirkungen: - - - Kleinere Strukturen → geringere Kosten - - - Mehr Komponenten → höhere Leistung - - - Geringerer Stromverbrauch - + - Kleinere Strukturen → geringere Kosten + - Mehr Komponenten → höhere Leistung + - Geringerer Stromverbrauch - Aber: Miniaturisierung wird zunehmend teurer und schwieriger. - --- ### 📊 Leistungsmessung von Computern - **System-Benchmarks:** Cinebench, 3DMark, HPC Challenge - - **Kennzahlen:** - - - Instruktionen/Sekunde (IPS), FLOPS - - - Taktzyklen pro Instruktion (CPI), Instruktionen pro Takt (IPC) - - - Speicherzugriffszeit, Durchsatz - - - Netzwerk- & Grafikleistung (FPS, TPS) - + - Instruktionen/Sekunde (IPS), FLOPS + - Taktzyklen pro Instruktion (CPI), Instruktionen pro Takt (IPC) + - Speicherzugriffszeit, Durchsatz + - Netzwerk- & Grafikleistung (FPS, TPS) - Kritik an MIPS: „Misleading Information to Promote Sales“ – nicht immer aussagekrĂ€ftig. - --- ### đŸ€– Computer als endlicher Automat (Finite State Machine) - **ZustĂ€nde:** durch Bitmuster reprĂ€sentiert - - **Operation:** Boolesche Funktion auf TeilzustĂ€nden - - Vergleichbare Modelle: - - - Schaltnetz (ohne Schleifen) - - - Endlicher Automat (deterministisch/nichtdeterministisch) - - - Kellerautomat (mit Stack) - - - Turingmaschine (unendliches Band) - + - Schaltnetz (ohne Schleifen) + - Endlicher Automat (deterministisch/nichtdeterministisch) + - Kellerautomat (mit Stack) + - Turingmaschine (unendliches Band) --- ### 🚌 Speicheranbindung & Endianness - Speicheradressierung: - - - **big-endian:** höchstwertiges Byte an kleinster Adresse - - - **little-endian:** niedrigstwertiges Byte zuerst - + - **big-endian:** höchstwertiges Byte an kleinster Adresse + - **little-endian:** niedrigstwertiges Byte zuerst - Bus-System: - - - Bus-Takt meist langsamer als CPU-Takt - - - Cache als schneller Zwischenspeicher - + - Bus-Takt meist langsamer als CPU-Takt + - Cache als schneller Zwischenspeicher --- @@ -94,22 +62,15 @@ #### Rechenwerk (ALU) - Operationen: +, −, *, /, logische Operationen - - Moderne CPUs: mehrere Register → direkte Register-Register-Operationen - - Ältere CPUs: Akkumulator-Register fĂŒr ALU-Operationen - #### Steuerwerk - Verantwortlich fĂŒr: - - - AusfĂŒhrung der Befehle - - - Datenflusskontrolle - - - Ausnahmebehandlung & Interrupts - + - AusfĂŒhrung der Befehle + - Datenflusskontrolle + - Ausnahmebehandlung & Interrupts --- @@ -118,48 +79,31 @@ #### 1ïžâƒŁ Stack-Architektur - Operanden und Ergebnisse liegen auf Stack. - - Vorteile: kompakter Code, minimaler Prozessorzustand - - Nachteil: viele Speicherzugriffe - - Heute: nur noch in virtuellen Maschinen (JVM, p-Machine) - #### 2ïžâƒŁ Akkumulator-Architektur - Ein Register (Akkumulator) fĂŒr Operanden & Ergebnis - - Speicherzugriff fĂŒr zweiten Operand nötig - - Kompakt, aber teuer durch Speicherzugriffe - #### 3ïžâƒŁ Register-Memory-Architektur - Mehrere Register, 2. Operand aus Speicher - - Zwei-Adress-Befehle - - Vorteil: direkt mit Speicher arbeiten - - Nachteil: Speicherzugriffe kosten Zeit - #### 4ïžâƒŁ Register-Register (Load/Store)-Architektur - Arithmetik nur auf Registern - - Speicherzugriff explizit mit Load/Store - - Drei-Adress-Befehle - - Vorteil: keine unnötigen Speicherzugriffe - - Nachteil: mehr Befehle nötig → grĂ¶ĂŸerer Code - - Typisch fĂŒr **RISC-Architekturen** - --- diff --git a/Semester 6/COMARCH/Zusammenfassung/Vorlesung 3.md b/Semester 6/COMARCH/Zusammenfassung/Vorlesung 3.md index 1ef5f9e..cdbc70e 100644 --- a/Semester 6/COMARCH/Zusammenfassung/Vorlesung 3.md +++ b/Semester 6/COMARCH/Zusammenfassung/Vorlesung 3.md @@ -2,32 +2,22 @@ ### 🧠 EinfĂŒhrung: CPU-Leistungsfaktoren -- **Instruction Count (IC):** Anzahl der Befehle → bestimmt durch ISA & Compiler - -- **Cycles Per Instruction (CPI):** Anzahl der Takte pro Befehl → bestimmt durch Hardware - -- **Cycle Time (CT):** Dauer eines Takts → bestimmt durch Hardware - -- **CPU-Zeit Formel:** - +- **Instruction Count (IC):** Anzahl der Befehle → bestimmt durch ISA & Compiler\ +- **Cycles Per Instruction (CPI):** Anzahl der Takte pro Befehl → bestimmt durch Hardware\ +- **Cycle Time (CT):** Dauer eines Takts → bestimmt durch Hardware\ +- **CPU-Zeit Formel:**\ CPU-Zeit=IC×CPI×CTCPU\text{-Zeit} = IC \times CPI \times CT --- ### 🔁 Ablauf der InstruktionsausfĂŒhrung -1. **Fetch:** Befehl aus Speicher laden (PC → Instruction Memory) - -2. **Decode:** Register lesen, Operanden bestimmen - -3. **Execute:** ALU berechnet Ergebnis oder Adresse - -4. **Memory Access:** Speicherzugriff bei Load/Store - -5. **Write Back:** Ergebnis ins Register zurĂŒckschreiben - -6. **PC Update:** PC + 4 oder Sprungadresse - +1. **Fetch:** Befehl aus Speicher laden (PC → Instruction Memory)\ +2. **Decode:** Register lesen, Operanden bestimmen\ +3. **Execute:** ALU berechnet Ergebnis oder Adresse\ +4. **Memory Access:** Speicherzugriff bei Load/Store\ +5. **Write Back:** Ergebnis ins Register zurĂŒckschreiben\ +6. **PC Update:** PC + 4 oder Sprungadresse\ --- @@ -35,10 +25,8 @@ #### 📩 Register -- 32 Register: z. B. `$s0-$s7`, `$t0-$t9`, `$zero` (immer 0), `$sp`, `$ra` - -- Daten mĂŒssen in Register geladen werden, bevor ALU-Operationen möglich sind. - +- 32 Register: z. B. `$s0-$s7`, `$t0-$t9`, `$zero` (immer 0), `$sp`, `$ra`\ +- Daten mĂŒssen in Register geladen werden, bevor ALU-Operationen möglich sind.\ #### đŸ› ïž Befehle (Beispiele) @@ -56,47 +44,33 @@ #### đŸ› ïž Bausteine -- **Register:** Speicherung von Zwischenwerten - -- **ALU (Arithmetic Logic Unit):** fĂŒhrt Berechnungen durch - -- **Multiplexer (MUX):** entscheidet zwischen Eingangsquellen - -- **Memory:** Instruktions- & Datenspeicher - -- **Control Unit:** steuert Datenfluss und Operationen - +- **Register:** Speicherung von Zwischenwerten\ +- **ALU (Arithmetic Logic Unit):** fĂŒhrt Berechnungen durch\ +- **Multiplexer (MUX):** entscheidet zwischen Eingangsquellen\ +- **Memory:** Instruktions- & Datenspeicher\ +- **Control Unit:** steuert Datenfluss und Operationen\ #### 📐 Schrittweise Entwicklung -- **R-Typ Befehle:** nur Registeroperationen - -- **Load/Store:** ALU berechnet Adresse, Speicherzugriff - -- **Branch:** ALU-Vergleich → PC-Update bei Bedingung - +- **R-Typ Befehle:** nur Registeroperationen\ +- **Load/Store:** ALU berechnet Adresse, Speicherzugriff\ +- **Branch:** ALU-Vergleich → PC-Update bei Bedingung\ --- ### 🔄 Taktgesteuerte Logik -- **Kombinatorische Elemente:** berechnen Ausgaben ohne ZustĂ€nde - -- **Sequenzielle Elemente (Register):** speichern ZustĂ€nde, aktualisieren mit **Taktflanke** - -- **Clocking Methodology:** LĂ€ngste Verzögerung bestimmt Taktperiode. - +- **Kombinatorische Elemente:** berechnen Ausgaben ohne ZustĂ€nde\ +- **Sequenzielle Elemente (Register):** speichern ZustĂ€nde, aktualisieren mit **Taktflanke**\ +- **Clocking Methodology:** LĂ€ngste Verzögerung bestimmt Taktperiode.\ --- ### đŸ”„ Besonderheiten MIPS -- **Load/Store Architektur:** Nur Load/Store greifen auf Speicher zu; alle anderen Befehle arbeiten mit Registern. - -- **Einheitliche BefehlslĂ€nge (32 Bit):** vereinfacht Dekodierung. - -- **Pipelining-FĂ€higkeit:** parallele Bearbeitung mehrerer Instruktionen möglich (kommt in Teil 2). - +- **Load/Store Architektur:** Nur Load/Store greifen auf Speicher zu; alle anderen Befehle arbeiten mit Registern.\ +- **Einheitliche BefehlslĂ€nge (32 Bit):** vereinfacht Dekodierung.\ +- **Pipelining-FĂ€higkeit:** parallele Bearbeitung mehrerer Instruktionen möglich (kommt in Teil 2).\ --- diff --git a/Semester 6/COMARCH/Zusammenfassung/Vorlesung 3a.md b/Semester 6/COMARCH/Zusammenfassung/Vorlesung 3a.md index 30d147b..b2bfcd0 100644 --- a/Semester 6/COMARCH/Zusammenfassung/Vorlesung 3a.md +++ b/Semester 6/COMARCH/Zusammenfassung/Vorlesung 3a.md @@ -3,89 +3,57 @@ ### 🔌 Schaltnetze (Combinatorial Logic) - **Merkmale:** - - - Keine Schleifen - - - Keine RĂŒckkopplung - - - Keine ZustĂ€nde (stateless) - - - Gleiche Eingabe → gleiche Ausgabe - - - Benötigt Zeit zur Ausgabeerzeugung (aber keinen Takt) - + - Keine Schleifen + - Keine RĂŒckkopplung + - Keine ZustĂ€nde (stateless) + - Gleiche Eingabe → gleiche Ausgabe + - Benötigt Zeit zur Ausgabeerzeugung (aber keinen Takt) - **Praxisbezug:** Einfache Logik wie Addierer, Multiplexer, Decoder sind Schaltnetze. - --- ### 🔁 Endliche Automaten (Finite State Machines, FSM) - **Merkmale:** - - - Schleifen und RĂŒckkopplungen möglich - - - ZustĂ€nde vorhanden (stateful) - - - Gleiche Eingabe kann unterschiedliche Ausgaben erzeugen – abhĂ€ngig vom aktuellen Zustand - - - Braucht Zeit zur Ausgabeerzeugung - - - **Meist getaktet**, um Design und Analyse zu vereinfachen - + - Schleifen und RĂŒckkopplungen möglich + - ZustĂ€nde vorhanden (stateful) + - Gleiche Eingabe kann unterschiedliche Ausgaben erzeugen – abhĂ€ngig vom aktuellen Zustand + - Braucht Zeit zur Ausgabeerzeugung + - **Meist getaktet**, um Design und Analyse zu vereinfachen - **Praxisbezug:** Steuerwerke in Prozessoren sind typischerweise FSMs. - --- ### 🕒 Vom Schaltnetz zum Endlichen Automaten - Erweiterung von Schaltnetzen durch: - - 1. **Flip-Flops** → Speichern von ZustĂ€nden - - 2. **Getaktete Flip-Flops** → Synchronisation der ZustandsĂ€nderung - - 3. **Flankengesteuerte Flip-Flops** → Reagieren nur auf steigende oder fallende Taktflanken - + 1. **Flip-Flops** → Speichern von ZustĂ€nden + 2. **Getaktete Flip-Flops** → Synchronisation der ZustandsĂ€nderung + 3. **Flankengesteuerte Flip-Flops** → Reagieren nur auf steigende oder fallende Taktflanken - Ergebnis: **Deterministischer Endlicher Automat (DEA)** mit Taktsteuerung. - --- ### 🔄 Struktur eines DEAs - **Bestandteile:** - - - Zustandspeicher (z. B. Flip-Flops) - - - Kombinatorische Logik - - - Takt - + - Zustandspeicher (z. B. Flip-Flops) + - Kombinatorische Logik + - Takt - **Ablauf:** - - - Kombinatorische Logik berechnet den nĂ€chsten Zustand aus aktuellem Zustand + Eingabe - - - Zustandspeicher aktualisiert sich bei Taktflanke - - - Ausgabe wird aus Zustand/Eingabe erzeugt - + - Kombinatorische Logik berechnet den nĂ€chsten Zustand aus aktuellem Zustand + Eingabe + - Zustandspeicher aktualisiert sich bei Taktflanke + - Ausgabe wird aus Zustand/Eingabe erzeugt --- ### ⏱ Zeitliche Aspekte - Jeder Schritt im Automaten braucht Zeit fĂŒr: - - - Propagation durch die Logik - - - Synchronisation mit dem Takt - + - Propagation durch die Logik + - Synchronisation mit dem Takt - **Ohne Takt:** Asynchrone Schaltungen - - **Mit Takt:** Syntaktische FSM → bevorzugt in modernen Prozessoren - --- @@ -96,14 +64,3 @@ ✅ DEA Aufbau: Zustandspeicher + Kombinatorische Logik + Takt ✅ Flankengesteuerte Flip-Flops: warum wichtig? ✅ Warum getaktete Automaten Analyse und Design erleichtern - ---- - -### 📩 Lernpaket (bisher) - -- **V1 EinfĂŒhrung** → Überblick, Historie, Abstraktionsebenen - -- **V2 Architekturen** → ISA-Arten, RISC vs. CISC, Moore’s Law - -- **V3a Schaltnetze & Automaten** → Logikstrukturen & FSM - diff --git a/Semester 6/COMARCH/Zusammenfassung/Vorlesung Kompakt.md b/Semester 6/COMARCH/Zusammenfassung/Vorlesung Kompakt.md index bf263c2..d8131cf 100644 --- a/Semester 6/COMARCH/Zusammenfassung/Vorlesung Kompakt.md +++ b/Semester 6/COMARCH/Zusammenfassung/Vorlesung Kompakt.md @@ -5,35 +5,20 @@ ### **1ïžâƒŁ EinfĂŒhrung – Computerarchitektur** - **Computerarchitektur**: Sicht des Programmierers (ISA, Speicher, I/O) - - **Computerorganisation**: Umsetzung auf Hardware-Ebene (Mikroarchitektur) - - **Von-Neumann-Architektur**: - - - Gemeinsamer Speicher fĂŒr Daten & Programme - - - Vorteil: Einfachheit; Nachteil: Von-Neumann-Flaschenhals - + - Gemeinsamer Speicher fĂŒr Daten & Programme + - Vorteil: Einfachheit; Nachteil: Von-Neumann-Flaschenhals - **Harvard-Architektur**: - - - Trennung von Daten- und Programmspeicher - + - Trennung von Daten- und Programmspeicher - **Abstraktionsebenen**: - - - Ebene 0: Digitale Logik - - - Ebene 1: Mikroarchitektur - - - Ebene 2: ISA - - - Ebene 3: Betriebssystem - - - Ebene 4: Assemblersprache - - - Ebene 5: Hochsprachen - + - Ebene 0: Digitale Logik + - Ebene 1: Mikroarchitektur + - Ebene 2: ISA + - Ebene 3: Betriebssystem + - Ebene 4: Assemblersprache + - Ebene 5: Hochsprachen - **Historie**: Zuse Z3 → ENIAC → IBM System/360 → Intel 4004 → ARM - --- @@ -48,106 +33,71 @@ |Beispiele|ARM, MIPS|x86 (Intel, AMD)| - **Befehlssatztypen**: - - - Stack, Akkumulator, Register-Memory, Load/Store - + - Stack, Akkumulator, Register-Memory, Load/Store - **Moore’s Law**: Verdopplung der Transistorzahl alle ~18 Monate - - **Leistungskennzahlen**: MIPS, FLOPS, CPI, IPC - --- ### **3ïžâƒŁ Schaltnetze & Endliche Automaten** - **Schaltnetz**: stateless, keine RĂŒckkopplung - - **Endlicher Automat (FSM)**: stateful, mit RĂŒckkopplung - - **Flip-Flops**: Zustandspeicher, getaktet - - **DEA**: Zustandslogik + Zustandspeicher + Takt - --- ### **4ïžâƒŁ Prozessor (Teil 1)** - **MIPS-ISA**: - - - R-Typ: `add $s1, $s2, $s3` - - - Load/Store: `lw`, `sw` - - - Branch: `beq`, `bne` - + - R-Typ: `add $s1, $s2, $s3` + - Load/Store: `lw`, `sw` + - Branch: `beq`, `bne` - **CPU-Leistungsformel**: - CPU-Zeit=IC×CPI×CTCPU\text{-Zeit} = IC \times CPI \times CT - **Datenpfad-Bausteine**: ALU, Registerfile, Steuerwerk - --- ### **5ïžâƒŁ Prozessor (Teil 2)** - **Steuersignale**: - - - MemtoReg, RegWrite, ALUSrc, Branch, Jump - + - MemtoReg, RegWrite, ALUSrc, Branch, Jump - **ALU Control**: Bestimmt Operation aus Opcode + Funct - - **Erweiterter Datenpfad**: UnterstĂŒtzung fĂŒr Jumps & Branches - --- ### **6ïžâƒŁ Pipelining** - **5 Pipeline-Stufen**: IF → ID → EX → MEM → WB - - **Vorteil**: Erhöhter Durchsatz, gleiche Latenz - - **Hazards**: - - - **Strukturell** - - - **Datenhazards**: Forwarding, Stalls - - - **Kontrollhazards**: Branch Prediction (Static/Dynamic) - + - **Strukturell** + - **Datenhazards**: Forwarding, Stalls + - **Kontrollhazards**: Branch Prediction (Static/Dynamic) --- ### **7ïžâƒŁ Pipelining: Datapath & Control** - **Forwarding**: Bypassing von EX/MEM, MEM/WB - - **Load-Use Hazard**: 1-Stall einfĂŒgen - - **Branch Prediction**: - - - 1-Bit, 2-Bit Predictors - - - Branch Target Buffer (BTB) - + - 1-Bit, 2-Bit Predictors + - Branch Target Buffer (BTB) --- ### **8ïžâƒŁ Pipelining: Exceptions, Interrupts & ILP** - **Exceptions**: Fehler innerhalb CPU → EPC speichert PC - - **Interrupts**: externe Ereignisse - - **ILP**: - - - **Static (VLIW)** vs. **Dynamic (Superscalar)** - - - **Speculation**: Branch & Load Speculation - - - **Register Renaming**: Verhindert WAW & WAR - + - **Static (VLIW)** vs. **Dynamic (Superscalar)** + - **Speculation**: Branch & Load Speculation + - **Register Renaming**: Verhindert WAW & WAR --- @@ -164,52 +114,34 @@ ### **🔟 Speicheranbindung** - **Speicherhierarchie**: Register → Cache → RAM → SSD/HDD - - **Caches**: - - - Direct-Mapped, Set-Associative, Fully-Associative - - - Write-Through vs. Write-Back - - - **AMAT**: - + - Direct-Mapped, Set-Associative, Fully-Associative + - Write-Through vs. Write-Back + - **AMAT**: AMAT=HitTime+MissRate×MissPenaltyAMAT = HitTime + MissRate \times MissPenalty - **Cache Blocking**: Optimiert Speicherzugriffe - --- ### **1ïžâƒŁ1ïžâƒŁ Assembler** - **Assembler**: Übersetzt Assemblersprache → Maschinencode - - **Zwei-Pass-Assembler**: Symboltabelle, Opcode-Tabelle - - **Linker**: Relokation & externe Referenzen - - **Makros**: Ersetzung bei Übersetzung - - **Dynamisches Binden**: DLL (Windows), SO (Unix) - --- ### **1ïžâƒŁ2ïžâƒŁ Compiler** - **Compiler-Phasen**: - - 1. Lexikalische Analyse - - 2. Syntaktische Analyse (AST) - - 3. Semantische Analyse - - 4. Zwischencode (3-Adress-Code) - - 5. Optimierung (lokal, global) - - 6. Codegenerierung - + 1. Lexikalische Analyse + 2. Syntaktische Analyse (AST) + 3. Semantische Analyse + 4. Zwischencode (3-Adress-Code) + 5. Optimierung (lokal, global) + 6. Codegenerierung - **Optimierungstechniken**: Loop Unrolling, Constant Folding, Dead Code Elimination - **Tools**: `cc -E`, `cc -S`, `cc -c`, `cc -o` @@ -220,24 +152,15 @@ ### **1ïžâƒŁ3ïžâƒŁ ZuverlĂ€ssigkeit & VirtualitĂ€t** - **ZuverlĂ€ssigkeit**: - Availability=MTTFMTTF+MTTRAvailability = \frac{MTTF}{MTTF + MTTR} - **Hamming-Codes**: SEC/DED, ECC DRAM - - **Virtuelle Maschinen (VMs)**: - - - Vorteile: Isolation, Sicherheit - - - VMM: verwaltet Ressourcen, Traps fĂŒr privilegierte Instruktionen - + - Vorteile: Isolation, Sicherheit + - VMM: verwaltet Ressourcen, Traps fĂŒr privilegierte Instruktionen - **Virtueller Speicher**: - - - Page Tables, TLB, Page Fault Handling - + - Page Tables, TLB, Page Fault Handling - **Cache-KohĂ€renz**: - - - Snooping, Directory-basierte Protokolle - + - Snooping, Directory-basierte Protokolle ---