Schulisches/TI-Studium-Mitschriften
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity

cleared cache because workspace.json is abnoxious

Browse Source
This commit is contained in:
fzzinchemical
2026-02-03 16:06:53 +01:00
parent c7a38e5b40
commit c50d6e3fa5
288 changed files with 0 additions and 226732 deletions
Download Patch File Download Diff File Expand all files Collapse all files

28
Semester 7/Robocup/REDIG/Vorlesung 3.md
View File

@@ -1,28 +0,0 @@
# Wiederholung VHDL basics
Signal verbindung zwischen FF oder auch zwischen Komponenten bzw. Elemente ist Kontextabhängig. Die Doc kann hier möglicherweise helfen.
- Record als Bündel von Leitungen
- Process ist eine Modellierung von Schaltteilen und ihrem Verhalten
In Vivado gibts einen Blockdesign Diagramm, dass die Grundstruktur nach der Kompilierung darstellt.
# Gemeinsamkeiten Endlicher Automat mit VHDL
| Endlicher Automat | VHDL |
| --------------------------- | ------------------ |
| Ausgabeschaltnetz | spezieller Process |
| ZÜ-Schaltnetz | spezieller Process |
| Eingabe und Ausgabealphabet | Port Konstrukt |
| sprechende Namen | sprechende Namen |
| Abstraktion | Abstraktion |
# Unterschiede Endlicher Automat mit VHDL
| Endlicher Automat | VHDL |
| ----------------- | ----------------------------------------------- |
| manueller Entwurf | Code Muster, Werkzeuge, automatisierter Entwurf |
| Startzustand | (Constant) Code Muster |
| Zustand | Signal |
| Zustandmenge | Aufzählungstyp |
| | Schleifen |
| | Datentypen |