vault backup: 2025-10-29 10:24:12

.obsidian/plugins/obsidian-git/data.json

@@ -1,58 +0,0 @@
-{
-  "commitMessage": "vault backup: {{date}}",
-  "commitDateFormat": "YYYY-MM-DD HH:mm:ss",
-  "autoSaveInterval": 90,
-  "autoPushInterval": 1,
-  "autoPullInterval": 45,
-  "autoPullOnBoot": false,
-  "disablePush": false,
-  "pullBeforePush": true,
-  "disablePopups": false,
-  "disablePopupsForNoChanges": false,
-  "listChangedFilesInMessageBody": false,
-  "showStatusBar": true,
-  "updateSubmodules": false,
-  "syncMethod": "merge",
-  "customMessageOnAutoBackup": false,
-  "autoBackupAfterFileChange": true,
-  "treeStructure": false,
-  "refreshSourceControl": true,
-  "basePath": "",
-  "differentIntervalCommitAndPush": false,
-  "changedFilesInStatusBar": false,
-  "showedMobileNotice": true,
-  "refreshSourceControlTimer": 7000,
-  "showBranchStatusBar": true,
-  "setLastSaveToLastCommit": false,
-  "submoduleRecurseCheckout": false,
-  "gitDir": "",
-  "showFileMenu": true,
-  "authorInHistoryView": "hide",
-  "dateInHistoryView": false,
-  "lineAuthor": {
-    "show": false,
-    "followMovement": "inactive",
-    "authorDisplay": "initials",
-    "showCommitHash": false,
-    "dateTimeFormatOptions": "date",
-    "dateTimeFormatCustomString": "YYYY-MM-DD HH:mm",
-    "dateTimeTimezone": "viewer-local",
-    "coloringMaxAge": "1y",
-    "colorNew": {
-      "r": 255,
-      "g": 150,
-      "b": 150
-    },
-    "colorOld": {
-      "r": 120,
-      "g": 160,
-      "b": 255
-    },
-    "textColorCss": "var(--text-muted)",
-    "ignoreWhitespace": false,
-    "gutterSpacingFallbackLength": 5,
-    "lastShownAuthorDisplay": "initials",
-    "lastShownDateTimeFormatOptions": "date"
-  },
-  "autoCommitMessage": "vault backup: {{date}}"
-}

.obsidian/workspace.json

@@ -13,12 +13,12 @@
             "state": {
               "type": "markdown",
               "state": {
-                "file": "Semester 7/Robocup/Features.md",
+                "file": "Semester 7/REDIG/Vorlesung 3.md",
                 "mode": "source",
                 "source": false
               },
               "icon": "lucide-file",
-              "title": "Features"
+              "title": "Vorlesung 3"
             }
           }
         ]
@@ -78,7 +78,8 @@
       }
     ],
     "direction": "horizontal",
-    "width": 300
+    "width": 300,
+    "collapsed": true
   },
   "right": {
     "id": "ea490c4c2ec9782b",
@@ -181,15 +182,16 @@
       "workspaces:Manage workspace layouts": false
     }
   },
-  "active": "06fc4799881491cb",
+  "active": "d561030619edca73",
   "lastOpenFiles": [
-    "Semester 7/INKOM/Vorlesung 2.md",
+    "Semester 7/REDIG/Vorlesung 2.md",
+    "Semester 7/REDIG/Vorlesung 3.md",
     "Semester 7/Robocup/Features.md",
+    "Semester 7/INKOM/Vorlesung 2.md",
     "Semester 7/Robocup",
     "Semester 7/Medienheorie/Vorlesung 2.md",
     "Semester 7/Medienheorie/Vorlesung 1.md",
     "Semester 7/Bildverarbeitung/Vorlesung 2.md",
-    "Semester 7/REDIG/Vorlesung 2.md",
     "Semester 7/INKOM/Vorlesung 1.md",
     "Semester 7/INKOM",
     "Semester 7/Bildverarbeitung/Vorlesung 1.md",
@@ -216,7 +218,6 @@
     "Semester 6/SWTEST/Zusammenfassungen/CTFL-Kapitel 0.md",
     "Semester 4/MICONT/Probeklausur 2025.md",
     "Semester 6/SWTEST/Zusammenfassungen",
-    "Semester 6/COMARCH/Zusammenfassung/Vorlesung 4.md",
     "Dayplanner",
     "Semester 6/COMARCH/Zusammenfassung",
     "Semester 6/COMARCH"

Semester 7/REDIG/Vorlesung 3.md

@@ -0,0 +1,28 @@
+# Wiederholung VHDL basics
+Signal verbindung zwischen FF oder auch zwischen Komponenten bzw. Elemente ist Kontextabhängig. Die Doc kann hier möglicherweise helfen.
+- Record als Bündel von Leitungen
+- Process ist eine Modellierung von Schaltteilen und ihrem Verhalten
+
+In Vivado gibts einen Blockdesign Diagramm, dass die Grundstruktur nach der Kompilierung darstellt.
+
+# Gemeinsamkeiten Endlicher Automat mit VHDL
+
+| Endlicher Automat           | VHDL               |
+| --------------------------- | ------------------ |
+| Ausgabeschaltnetz           | spezieller Process |
+| ZÜ-Schaltnetz               | spezieller Process |
+| Eingabe und Ausgabealphabet | Port Konstrukt     |
+| sprechende Namen            | sprechende Namen   |
+| Abstraktion                 | Abstraktion        |
+
+# Unterschiede Endlicher Automat mit VHDL
+
+
+| Endlicher Automat | VHDL                                            |
+| ----------------- | ----------------------------------------------- |
+| manueller Entwurf | Code Muster, Werkzeuge, automatisierter Entwurf |
+| Startzustand      | (Constant) Code Muster                          |
+| Zustand           | Signal                                          |
+| Zustandmenge      | Aufzählungstyp                                  |
+|                   | Schleifen                                       |
+|                   | Datentypen                                      |