2.2 KiB
2.2 KiB
📘 Zusammenfassung: V3a Von Schaltnetzen zu Endlichen Automaten
🔌 Schaltnetze (Combinatorial Logic)
- Merkmale:
- Keine Schleifen
- Keine Rückkopplung
- Keine Zustände (stateless)
- Gleiche Eingabe → gleiche Ausgabe
- Benötigt Zeit zur Ausgabeerzeugung (aber keinen Takt)
- Praxisbezug: Einfache Logik wie Addierer, Multiplexer, Decoder sind Schaltnetze.
🔁 Endliche Automaten (Finite State Machines, FSM)
- Merkmale:
- Schleifen und Rückkopplungen möglich
- Zustände vorhanden (stateful)
- Gleiche Eingabe kann unterschiedliche Ausgaben erzeugen – abhängig vom aktuellen Zustand
- Braucht Zeit zur Ausgabeerzeugung
- Meist getaktet, um Design und Analyse zu vereinfachen
- Praxisbezug: Steuerwerke in Prozessoren sind typischerweise FSMs.
🕒 Vom Schaltnetz zum Endlichen Automaten
- Erweiterung von Schaltnetzen durch:
- Flip-Flops → Speichern von Zuständen
- Getaktete Flip-Flops → Synchronisation der Zustandsänderung
- Flankengesteuerte Flip-Flops → Reagieren nur auf steigende oder fallende Taktflanken
- Ergebnis: Deterministischer Endlicher Automat (DEA) mit Taktsteuerung.
🔄 Struktur eines DEAs
- Bestandteile:
- Zustandspeicher (z. B. Flip-Flops)
- Kombinatorische Logik
- Takt
- Ablauf:
- Kombinatorische Logik berechnet den nächsten Zustand aus aktuellem Zustand + Eingabe
- Zustandspeicher aktualisiert sich bei Taktflanke
- Ausgabe wird aus Zustand/Eingabe erzeugt
⏱️ Zeitliche Aspekte
- Jeder Schritt im Automaten braucht Zeit für:
- Propagation durch die Logik
- Synchronisation mit dem Takt
- Ohne Takt: Asynchrone Schaltungen
- Mit Takt: Syntaktische FSM → bevorzugt in modernen Prozessoren
📝 Für die Klausur merken
✅ Unterschied Schaltnetz ↔ Endlicher Automat
✅ Rolle von Flip-Flops beim Speichern von Zuständen
✅ DEA Aufbau: Zustandspeicher + Kombinatorische Logik + Takt
✅ Flankengesteuerte Flip-Flops: warum wichtig?
✅ Warum getaktete Automaten Analyse und Design erleichtern