TI-Studium-Mitschriften/Semester 7/REDIG/Vorlesung 5.md

• Bei VHDL werden die Bitbreiten durch den kompiler optimiert, eine Definierung der Bitbreiten ist nicht immer die beste idee

• Basen

• Dezimal: 10#<value>
• Dual: 2#<value>
• Oktal: 8#<value> Montag: 15.12 eventuell keine Vorlesung

Behandlung von Zeit in der Simulation

• mit after pausieren und kann genaue Zeiten für aktionen/reaktionen einstellen
• Delta verzögerung problematsisch
  • Nadelimpulse können Zustandswechsel verursachen, daher präferenzieren wir synchrone Schaltungen