29 lines
1.4 KiB
Markdown
29 lines
1.4 KiB
Markdown
# Wiederholung VHDL basics
|
|
Signal verbindung zwischen FF oder auch zwischen Komponenten bzw. Elemente ist Kontextabhängig. Die Doc kann hier möglicherweise helfen.
|
|
- Record als Bündel von Leitungen
|
|
- Process ist eine Modellierung von Schaltteilen und ihrem Verhalten
|
|
|
|
In Vivado gibts einen Blockdesign Diagramm, dass die Grundstruktur nach der Kompilierung darstellt.
|
|
|
|
# Gemeinsamkeiten Endlicher Automat mit VHDL
|
|
|
|
| Endlicher Automat | VHDL |
|
|
| --------------------------- | ------------------ |
|
|
| Ausgabeschaltnetz | spezieller Process |
|
|
| ZÜ-Schaltnetz | spezieller Process |
|
|
| Eingabe und Ausgabealphabet | Port Konstrukt |
|
|
| sprechende Namen | sprechende Namen |
|
|
| Abstraktion | Abstraktion |
|
|
|
|
# Unterschiede Endlicher Automat mit VHDL
|
|
|
|
|
|
| Endlicher Automat | VHDL |
|
|
| ----------------- | ----------------------------------------------- |
|
|
| manueller Entwurf | Code Muster, Werkzeuge, automatisierter Entwurf |
|
|
| Startzustand | (Constant) Code Muster |
|
|
| Zustand | Signal |
|
|
| Zustandmenge | Aufzählungstyp |
|
|
| | Schleifen |
|
|
| | Datentypen |
|